Advanced Materials:二维异质结的新机遇:制作超陡亚阈值摆幅晶体管

尽管基于二维材料及其范德华异质结构在电子学领域的应用取得了飞速发展,但最大的挑战仍然是找到需要大量使用这些材料的“杀手级应用”。晶体管技术一直是现代电子技术的基础,降低晶体管器件的功耗始终是技术革新的驱动力。

近日,清华大学精密仪器系李黄龙副教授(通讯作者)及其博士后吕娟(第一作者)在Advanced Materials上发表题为“A new opportunity for two-dimensional van der Waals heterostructures: making steep-slope transistors”的论文(DOI: 10.1002/adma.201906000)。该工作研究了二维异质结在低功耗冷源超陡亚阈值摆幅晶体管中的应用潜力,通过材料模拟和器件建模,证明大量二维金属源材料(包括石墨烯、过渡金属硫化物TMDs、过渡金属碳化物MXenes)可以自然地满足新型冷源晶体管的构建需求,即具备超指数减小的热载流子分布函数n(E)。文中强调,这一特性结合二维范德华金属-半导体界面的非化学键结合(减轻费米能级钉扎效应从而实现栅极可调控的界面势垒高度)可以使二维金属:半导体异质结成为冷源晶体管的理想材料基础。

新型冷源场效应晶体管[Qiu et al., Science 361, 387 (2018)]改进了原有的热输运机制,依靠冷源注入实现了陡峭的亚阈值摆幅(SS)低功耗特性。其主要原理是利用了源极金属热载流子态密度随能量递减的这一特点促使源极热载流子的分布函数形成超指数减小的趋势,这有效地抑制了玻尔兹曼分布热尾巴在能量较高处(沟道势垒上方)对关态电流的贡献,从而将SS值降低至60 mV/decade以下。

该工作基于石墨烯(本征和p掺杂情况)、p型金属碳化物Cd3C2、过渡金属硫化物H-VTe2、H-TaV2、T-VTe2等材料与单层 InSe沟道构成的n型器件进行测试仿真,发现这些材料作为源极材料与InSe沟道形成的异质结界面形成近似的n型欧姆接触,且源极热载流子态密度随源:沟道界面势垒增加而减小。模拟得到的转移特性曲线显示与源漏n型掺杂的传统InSe晶体管相比,使用这些冷源材料对晶体管的亚阈值漏电有明显的抑制作用,出现的最陡峭亚阈值摆幅低于60 mV /decade。

图1. 二维范德华异质结的非化学键合属性有效降低了费米能级钉扎效应,使得金属:半导体接触势垒具有较强的栅控特性;同时,不少二维金属具备随能量降低的热载流子态密度,构成丰富的冷源材料库。

从态密度工程的角度出发,实现具有陡峭SS特性,低关态电流和高开态电流的冷源晶体管以及探索冷源器件中金属-半导体同质结的同素异相集成都是未来值得进一步研究的内容。这项工作不仅为低功耗冷源器件的设计提供了新的材料方案,同时极大地扩展了二维材料的应用潜力。

清华大学精密仪器系李黄龙副教授团队致力于低功耗、高速度、新架构芯片的元器件和材料研究,近年来在神经形态器件(Truly Concomitant and Independently Expressed Short- and Long-Term Plasticity in a Bi2O2Se-Based Three-Terminal Memristor, Adv. Mater. 2019, 31, 1805769)和超陡亚阈值摆幅晶体管(A New Opportunity for 2D van der Waals Heterostructures: Making Steep-Slope Transistors, Adv. Mater. 2019,1906000)方面取得重要的阶段性突破。课题组常年招聘实验(神经形态微纳电子器件、基于二维材料的电子器件、非易失存储器等)和理论(使用ATK, CASTEP, VASP等对电子器件和电子材料进行研究)方向的优秀博士后、联培生和参与研究训练的本科生,以及实验方向的博士生。