基于钽掺杂SiOx的3D垂直结构高性能忆阻器

忆阻器是一种新型两端电子器件,简单来说,它的电阻状态可以根据外加电压或电流的历史而改变。因为其具有结构简单、高集成密度,极快的擦写速度,多组态特性等优点,忆阻器已被证明在很多重要应用领域,包括非易失性存储、逻辑运算、硬件安全、类脑计算/存内计算等,有着巨大潜力。在所有用于忆阻器的材料中,非掺杂和掺杂SiOx,由于与CMOS工艺兼容,被认为具有广泛的前景。然而大部分之前报导过的基于非掺杂和掺杂SiOx的忆阻器在擦写次数方面有着明显的缺陷,如何进一步提高此类型忆阻器的性能仍然是一个重要挑战。与此同时,三维堆叠忆阻器阵列是一种有效提高集成密度的方法。区别于忆阻器传统的纵横交叉式(cross-point)结构, 3D 垂直结构能极大简化制备三维堆叠忆阻器阵列的工艺步骤,从而节约成本。因此对于基于SiOx的3D垂直结构忆阻器的系统性研究是一个迫切的科研方向。

基于此,美国马萨诸塞大学阿默斯特分校夏强飞教授课题组开发并制备了基于钽掺杂SiOx的高性能3D垂直结构忆阻器。测试结果表明,该器件的可擦写次数超过1亿次(109),擦写速度小于5纳秒,在150℃ 高温下仍能保持很好的非挥发性,同时可以实现可靠的多阻态调控。研究团队研究和比较了不同尺寸下器件的性能,证明了极小尺寸的器件(60X15 nm2)依旧可以稳定工作,并发现缩小器件尺寸可以降低工作电流。此外,研究者还进一步制备和测试了双层器件,论证了该器件三维层与层之间良好的均一性。

这项工作凸显了基于钽掺杂SiOx的3D垂直结构忆阻器在非易失信息存储以及非传统计算里的应用潜质,同时体现了通过材料掺杂可以有效的提高忆阻器性能。该工作通讯作者是美国马萨诸塞大学阿默斯特分校夏强飞教授与蒋昊博士。蒋昊博士目前在耶鲁大学电子工程系从事博士后研究。相关结果发表在Advanced Electronic Materials(DOI:10.1002/aelm.201800958)上。

Speak Your Mind