见微知著:MoS2晶体管迁移率背后的故事

CMOS场效应晶体管是集成电路的基本组成单元。过去50多年来,晶体管器件的特征尺寸不断缩小,集成度不断提高,目前已经发展到14-10nm节点。随着硅基晶体管的尺寸逐渐接近物理极限,面临着基本物理原理和高功耗等挑战,以新材料、新结构和新原理为主要特征的后摩尔时代新器件技术开始受到广泛的关注。其中二维过渡金属硫族化合物半导体(TMDC,包括MoS2、WS2、PtS2等)具有1-2eV的带隙、良好的空气稳定性和工艺兼容性,并可以大面积化学气相沉积合成,非常适合CMOS逻辑器件集成。尤其是超薄的二维沟道可以有效抑制短沟道效应,在1nm栅长的情况下仍可以实现优异的开关性能(Science, 354, 99, 2016),有望解决摩尔定律进一步向前发展的最大瓶颈,给微电子器件带来新的技术变革。

经过了5-6年的研究,TMDC晶体管在性能上取得了很大进步,但材料和器件的潜能尚未完全挖掘出来,尤其是实验上TMDC晶体管的迁移率远低于理论极限,接触电阻较大,成为制约TMDC在微电子领域应用的关键瓶颈之一。研究人员普遍将低迁移率归结于杂质散射、声子散射、晶格缺陷等原因,并针对性的发展出了界面工程、缺陷工程等方法提高器件性能。事实上,利用不同方法制作的TMDC晶体管,电学数据(包括转移/输出曲线,迁移率随温度/载流子浓度变化等)差异很大,这里面包含了非常丰富的信息,很容易被研究人员忽视。如果能建立一个完整的理论模型,从器件的电学数据入手,对电子散射机制进行分析,准确提取微观参数,将会指导器件工艺的优化和性能的进一步提高。

afm-wangxinran

针对上述问题,南京大学电子科学与工程学院王欣然、施毅课题组与新加坡高性能计算中心、香港中文大学等单位合作撰写综述论文,以MoS2为例,系统分析了TMDC晶体管的迁移率以及电子散射机制。论文首先从理论上分析了声子、带电杂质、晶格缺陷、电子陷阱以及屏蔽效应等因素对MoS2的电子散射作用,在此基础上,利用半经典的玻尔兹曼输运方程计算晶体管的迁移率和电流。作者利用该模型对文献中不同工艺制备的单层MoS2晶体管数据(迁移率随温度/载流子浓度的变化)进行了分析,定量提取了带电杂质、电荷陷阱浓度等重要微观参数,首次实现了各种结构晶体管的横向对比。分析表明,制作顶栅晶体管可以显著提高载流子浓度,但是顶栅工艺会导致杂质与陷阱浓度增大;界面修饰和高k介质可以降低杂质和陷阱浓度,结合介电屏蔽作用,有效提高了MoS2晶体管迁移率。目前杂质和陷阱浓度最低的结构是利用BN双面包裹MoS2,但仍然远高于相同结构下的石墨烯,表明材料本身的质量还有待提高。附图展示了模型提取的器件杂质浓度与陷阱浓度的分布,充分展现了界面工程对器件微观特性的影响。作者还针对多层MoS2样品中载流子的非均匀分布进行了分析,定量计算了迁移率与厚度的关系,并与实验结果对比。

上述理论模型对TMDC具有普适性,只需要修改有效质量、介电常数、声子能量等材料本征参数,就可以用于其他TMDC的晶体管数据分析。该工作表明,TMDC的迁移率不仅仅是一个数字指标,背后更蕴藏了丰富的物理内涵。通过对数据的细致分析,可以揭示TMDC的电子散射机制,并指导器件性能继续向前发展。该工作在线发表在Advanced Functional Materials(DOI:10.1002/adfm.201604093 )上。